Pular para o conteúdo
Mapa do Acerto

Enunciado

Acerca de linguagens de descrição de hardware, julgue os itens seguintes.

A principal diferença entre variáveis e sinais em VHDL é que, em uma atribuição, uma variável assume imediatamente o valor atribuído, enquanto que um sinal só assume o valor atribuído depois de um atraso, que pode ser um ciclo delta ou um atraso especificado pelo usuário.

Alternativas
Relatar um erro nesta questão

Descreva o problema no texto, gabarito ou imagem. Não inclua dados pessoais. O relato é enviado à equipe e não fica público.

Entre 10 e 2000 caracteres. Se possível, indique o trecho.

Mais questões da mesma disciplina para manter o ritmo.