Pular para o conteúdo
Mapa do Acerto

Questão de Engenharia de TelecomunicaçõesCentro Nacional de Tecnologia Eletrônica Avançada S.A. - CEITEC - Analista Administrativo Área Telecomunicações (ETEA - PRDIVE)

Enunciado

Dado o seguinte trecho de código em System Verilog.

...

rand bit [3:0] Instr;

rand bit [3:0] ALU_OP;

constraint todos_os_valores {

(Instr != 4’d0) -> (ALU_OP == 4’d0);

}

Qual a probabilidade de se ter Instr == 4’d1 e ALU_OP == 4’d0?

Alternativas
Relatar um erro nesta questão

Descreva o problema no texto, gabarito ou imagem. Não inclua dados pessoais. O relato é enviado à equipe e não fica público.

Entre 10 e 2000 caracteres. Se possível, indique o trecho.

Mais questões da mesma disciplina para manter o ritmo.