Pular para o conteúdo
Mapa do Acerto

Questão de Engenharia de TelecomunicaçõesCompanhia Energética de Minas Gerais - MG (CEMIG/MG) - Engenheiro de Telecomunicações Júnior

Enunciado

No circuito abaixo, o sinal de entrada R fica em nível lógico ‘0’ por 10 ms após a energização do circuito, permanecendo após esse tempo em nível lógico ‘1’. O sinal de entrada C, inicialmente em nível lógico ‘0’, troca de valor a cada 50 ms. Decorridos 480 ms após a energização do circuito, o estado lógico do conjunto das saídas Q2, Q1 e Q0, nessa ordem, é:

Imagem da questão
Abrir imagem ampliada
Alternativas
Ver gabarito
D

Gabarito oficial: alternativa D

“110”

Relatar um erro nesta questão

Descreva o problema no texto, gabarito ou imagem. Não inclua dados pessoais. O relato é enviado à equipe e não fica público.

Entre 10 e 2000 caracteres. Se possível, indique o trecho.

Mais questões da mesma disciplina para manter o ritmo.